電子技術(shù)論壇

單溝道MOS門電路詳解及概述分析

信息來源：時間：2020-11-6

單溝道MOS門電路詳解及概述分析

一、單溝道MOS門電路

前面敘述的各種倒相器，就是一個“非”門電路，具有邏輯“非”的功能。即輸入為“1”，輸出為‘0”；反之輸入為“0”，輸出為“1”。

MOS門電路,單溝道MOS門電路可根據(jù)輸入器件與負載器件溝道的異同，分為單溝道門電路和雙溝道門電路。前面講到的E/EMOS、E/DMOS倒相器的負載與輸入器件，都是同一種溝道組成的，屬單溝道電路；而CMOS電路的負載管和輸入管的溝道是不同的，故屬雙溝道電路。下面我們分別介紹一些MOS門電路的基本形式。在討論中，除了特別指明以外，都按正邏輯規(guī)定。

1、“與非”門電路

圖2-53所示分別為E/EMOS“與非”門電路和E/DMOS“與非”門電路。圖2-53（a）由三個N溝道增強型MOS管組成，串聯(lián)為輸入管，為負載管，圖2-53（b）由兩個增強型管和一個耗盡型管組成，串聯(lián)為輸入管，為負載管。A、B為輸入端，F(xiàn)為輸出端。

單溝道MOS門電路

當A、B兩個輸入端同時為導通，由于導通電阻很小，所以輸出為“0”電平。當A、B兩個輸入端中任意一個為“0”，即或管截止，整個電路就不能導通，輸出為“1”電平。顯然，輸出F與輸入A、B之間是“與非”關(guān)系。其邏輯式為單溝道MOS門電路。

“與非”門電路的形式，與倒相器電路的形式是相同的，所不同的是幾個串聯(lián)的輸入管替代了倒相器的一個輸入管。若串聯(lián)的每個輸入管的溝道寬長比與倒相器的相等，那么這兩輸入端的“與非”門電路，其導通等效電阻應(yīng)是倒相器輸入管導通電阻的2倍。單溝道MOS門電路,當“與非”門的兩個輸入管全部導通，輸出的低電平就等于倒相器的2倍，這是我們所不希望的。為了達到與倒相器輸出低電平的數(shù)值相同，在設(shè)計時必須使串聯(lián)的每個輸入管導通的等效電阻為倒相器的二分之一，即溝道寬長比要等于倒相器的2倍。若有N個輸入端的“與非”門電路，顯然每個輸入管的溝道寬長比，應(yīng)等于倒相器輸入管的N倍。

單溝道MOS門電路

圖2-54表明，串聯(lián)迭加器件幾何圖形的面積，比倒相器輸入管所占的面積大很多倍，因此電路圖形占用晶面很大，影響集成度及工藝成品率。另外，寄生電容增大，對開關(guān)速度帶來不良影響，面且，在串聯(lián)選加時，上面A輸入器件的源電位比B器件源電位（地電位）高，當4、B均輸入相同的“1”電平時，（Va）4*（Vos），所以，要使A器件的導通電阻和B器件的相等，就要求單溝道MOS門電路。

單溝道MOS門電路

考慮到以上原因，在MOS電路的邏輯設(shè)計中盡可能避免采用迭加形式。同時，對于串聯(lián)數(shù)目也提出了一個實際的限制，因為隨著串聯(lián)器件數(shù)目的增加，上述影響將更為嚴重。所以通常以不超過三個串聯(lián)器件為宜。

2、“或非”門電路

圖2-55為兩輸入端的“或非”門電路。其中2-55（a）是E/E MOS“或非”門電路，由3個N溝道增強型MOS管組成，與并聯(lián)為輸入管；圖2-55（b）是E/D MOS“或非”門電路，為N溝道增強型MOS管，為N溝道耗盡型MOS管。

當輸入都為“0”，截止，輸出為“1”電平；當或，任一管子輸入“1”，

或只要一個管子導通，輸出就為“0”電平。所以輸出與輸入A、B是“或非”關(guān)系。

單溝道MOS門電路

其邏輯式為：單溝道MOS門電路

在“或非”門電路中，每個輸入管的尺寸應(yīng)和倒相器的相同。因為只要并聯(lián)器件之中任一支管子處于導通狀態(tài)，其通導等效電阻就與倒相器輸入器件的一樣，若幾個并聯(lián)的器件同時導通時，輸出的低電平就更低。圖2-56表示并聯(lián)門的單個器件溝道的寬長比與倒相器輸入器件相同。

單溝道MOS門電路

對于輸入管并聯(lián)的“或非”門，由于不要增大器件的寬長比，因此在提高集成度、減小寄生電容、擴大輸入端數(shù)目等方面都比輸入管串聯(lián)迭加的優(yōu)越。因此在MOS邏輯電路設(shè)計時，一般都采用輸入管并聯(lián)的形式。圖2-56表示并聯(lián)門的單個器件溝道的寬長比與倒相器輸入器件相同。,有些輸入端數(shù)目需要增加的“與非”門，為了避免串聯(lián)工作時的弊病，就往往采用并聯(lián)的形式。

單溝道MOS門電路

圖2-57為采用并聯(lián)方式構(gòu)成的三輸入端"與非"門電路。其邏輯式可根據(jù)反演侓得到，即：

單溝道MOS門電路

由于這種方法增加了門的級數(shù)，因此傳輸延遲時間有些增加。

3、“與”門“或”門及“與或非”門電路

在上述“與非”門后面加一級倒相器，就構(gòu)成了“與”門電路，如圖2-58所示。同樣在“或非”門后面加一級倒相器，就構(gòu)成“或”門電路，如圖2-59所示。如果三個輸入器件中申聯(lián)，并與并聯(lián)，這樣組成的門電路，即為與或非”門電路；若在后面加一級倒相器，就成為“與或”門電路，如圖2-60所示。

從圖2-60（b）中看到，兩個串聯(lián)器件的寬長比是并聯(lián)器件的2倍。

4、“異或”門電路

圖2-61（a）、（b）分別為“異或”門電路和它的邏輯符號，其中和組成一級“或非”門，；組成第二級“與或非門，的輸入為第一級或非”門的輸出。輸入與輸出的關(guān)系為：

單溝道MOS門電路

其邏輯功能可這樣來描述：如果A、B輸入相同的“1”電平或“0”電平，則輸出為“0”電平；否則，A、B輸入相異，輸出就為“1”電平。

單溝道MOS門電路

“異或”門還有一種比較簡單的電路，如圖2-62所示，其中為門控管，為負載管，單溝道MOS門電路組成倒相器。

其工作原理是這樣的：當A、B都是“1”或都是“0”時，”1、T。的柵源電壓Vos均為0V，都不能導通，F(xiàn)’點輸出為“1”電平，經(jīng)倒相，輸出端F為“0”電平；若A和B電平不同，例如A為“1”，B為“0”，則截止，導通，F’點輸出為“0”電平，經(jīng)倒相使輸出端F為“1”。完成了“異或”門的功能。

若在“異或”門的后面再加一級非門，就構(gòu)成“異或非”門，其邏輯式為：

單溝道MOS門電路

“異或非”門也稱為“同或”門。其邏輯功能可以這樣描述：當A、B輸入端相同時，輸出即為“1”A、B輸入端相異時，輸出即為“0”。

在E/DMOS電路中，也可組成和E/EMOS一樣形式的“或”門、“與”門、“異或”、“同或”門電路。這里不再絮述，請讀者參閱有關(guān)資料。

5、驅(qū)動電路

MOS集成電路的輸入端，一般是MOS管的柵極，因此，不管輸入是“0”

電平還是“1”電平，都沒有電流流入電路，也沒有電流從電路中流出。如果用一個驅(qū)動電路去驅(qū)動另一個電路；無論是輸出“0”電平或是“1”電平，既沒有被驅(qū)動電路的電流流入驅(qū)動電路，也不會有驅(qū)動電路的電流流入被驅(qū)動電路。這與TTL電路是完全不同的。這樣，一個MOS電路是否能驅(qū)動任意多的MOS門電路呢？即它的負載能力是否可以為無限大呢？

當然不是的，因為還必須考慮速度問題。

大家知道，每一個MOS集成電路的輸入端對地都有一定的電容，如果被驅(qū)動的是許多個相并聯(lián)的MOS門電路，則各個電路的輸入電容就要相加，成為輸出級很大的負載電容，如圖2-63所示。因此，當輸出級的輸入電平由“1”變到“0”時，T1由導通變成截止，被驅(qū)動電路的輸入電容就要通過前一級的負載管充電，如果被驅(qū)動的門很多，即輸入電容很大，前一級的截止時間就很長，速度就要降低，所以為了保證電路有一定的開關(guān)速度，電路的負載能力必然受到限制。

單溝道MOS門電路

為了提高MOS集成電路的負載能力，既要提高驅(qū)動能力，又要不增大截止時間，就得減小負載管的導通電阻（即增加的寬長比）。在討論E/E飽和負載MOS倒相器時已經(jīng)指出，為了達到較低的低電平輸出，負載管的寬長比（W/L）乙與輸入管的寬長比（W/L）L，應(yīng)保持一定的比值。所以增大負載管的寬長比（W/L）z，必須相應(yīng)地增大輸入管的寬長比，這樣，不僅大大增加了晶片的占用面積，而且增加了寄生電容，使前一級的負載電容增大。因此，這種方法是不可取的。

為了提高MOS集成電路的負載能力，人們采用了圖2-64所示的MOS輸出級電路，它由四個MOS管組成，其中組成飽和負載MOS倒相器，兩管的寬長比取得較大。下面以圖2-64（a）來說明它的工作原理。當輸入端為“0”電平時，管截止，使管導通，輸出“1”電平。在靜態(tài)條件下，和總有一個是截止的，所以這一對管子的靜態(tài)功耗為零。因此，不管的W/L與的W/L有什么樣的比例，輸出“0”電平都是零。單溝道MOS門電路.因此可以使和的W/L相同，并取較大的數(shù)值。當輸出電平由“0”變?yōu)椤?span>1”時，負載電容可以通過充電，當輸出電平由“1”變?yōu)椤?”時，負載電容可以通過放電。如和的W/L較大而且相同，則負載電容的充放電時間將會很短。所以，這種電絡(luò)能以較快的速度驅(qū)動較大的負載電容。由于和在脈沖條件下輪流工作，所以稱為反相推挽輸出級。

單溝道MOS門電路

如果要使輸出級不起倒相作用，可以把電路結(jié)構(gòu)改成圖2-64（b）的形式。其工作原理與反相推挽輸出級完全一樣。

上述輸出級電路雖然能夠增大驅(qū)動能力，并且輸出的“0”電平接近0V，但它輸出“1”電平的數(shù)值較小。對于圖2-64（a）的電路來說，當輸入為“0”電平時，截止，的柵極電壓為。因為柵源電壓大于時才能導通，所以輸出“1”電平應(yīng)是為了提高輸出高電平的數(shù)值，可以將上述電路進行改進。一種方法是在圖2-64（a）電路的上，并聯(lián)一只小跨導的管（如圖2-65所示），這只管子的寬長比，可以做得比飽和負載管還要小。這樣，依靠提供較大的充電電流，依靠提高輸出高電平的數(shù)值。