PMOS工藝條件和步驟及優(yōu)缺點(diǎn)詳解

MOS常規(guī)工藝

在MOS電路的發(fā)展過程中，發(fā)展最早、最快的是PMOS集成電路，PMOS電路的生產(chǎn)基本上是硅平面工藝，通常稱為MOS常規(guī)工藝，它具有工藝簡單，設(shè)備不復(fù)雜、易于控制等優(yōu)點(diǎn)。但PMOS電路存在著速度太低的突出缺點(diǎn)，對發(fā)展速度高、性能好的MOS 大規(guī)模集成電路帶來很大困難。PMOS工藝。為了提高電路速度和性能，科學(xué)家們對MOS 工藝進(jìn)行了一系列的革新。采用了一些新材料和工藝。例如采用具有高遷移率的半導(dǎo)體材料，發(fā)展了NMOS和GaAsNOS集成電路；為了減小柵源、柵漏電容，發(fā)展了柵自對準(zhǔn)MOS工藝；在絕緣柵介質(zhì)方面，采用了較之SiO2，性能更佳的Si3N4、Al2O3，等絕緣薄膜；器件的柵電極除了用大家熟知的鋁柵以外，又發(fā)展了硅粗、鋁柵；在源、漏的形成及調(diào)節(jié)器件閾值電壓大小、正負(fù)等方面，采用了離子注入技術(shù)。PMOS工藝。這樣就使MOS集成電路工藝大大超出了硅平面工藝的范圍，顯示了MOS工藝的新特點(diǎn)。本章主要介紹PNOS 常規(guī)工藝和新技術(shù)。

一、PMOS工藝

PMOS集成電路雖然工作速度低，卻早為大家所熟悉，使用相當(dāng)廣泛，加之工藝簡單，易于控制等優(yōu)點(diǎn)，目前仍大量生產(chǎn)。下面簡要介紹它的工藝原理和方法。

PMOS的工藝條件，一般可根據(jù)閾值電壓VT 的要求來確定。常見的P溝道MOS器件的閾值電壓。若取摻雜濃度的N型硅片，都氧化層厚度，則。PMOS工藝。為了獲得較小的表面態(tài)密度，取〈100〉方向的單晶硅，如果有效正電荷密度控制在2×10¹¹個/cm³的數(shù)量，即含有。將這些數(shù)字代入VT表達(dá)式，求得:

若厚氧化層取1.5μm，則場閾值電壓可估算為：

在實(shí)際工藝中，由于氧化層中受到雜質(zhì)離子（特別是鈉離子）的沾污，氧化層中的有效正電荷密度將大于2×10¹¹個/cm²的數(shù)量，lVTl還要大些。所以在MOS工藝的各個環(huán)節(jié)中防止雜質(zhì)沾污是特別重要的。

1、PMOS工藝條件及步驟

（1）一次氧化

將電阻率為8Ω.cm、厚度約為800μm的N-Si單晶片，經(jīng)過嚴(yán)格清洗，用熱生長法在Si片表面生長一層約1~1.5μm的SiO2膜，作為擴(kuò)散掩膜及表面保護(hù)層。工藝條件為：

，氧化時間，氧流量為，濕氧水溫為98℃。

（2）硼擴(kuò)散制造漏源區(qū)

對預(yù)先刻出源、漏窗口的Si片，先進(jìn)行高硼預(yù)擴(kuò)散，接著進(jìn)行再擴(kuò)散，形成P區(qū)（源漏區(qū)）。

離硼擴(kuò)散的條件為：氮?dú)饬髁縉2（大）=600ml/min，N2（小，通源）=10ml/min，時間t=5（不通源），30’（通源）5’（趕源），液態(tài)源（硼酸三甲酯）溫為0℃，要求□。

在擴(kuò)散的條件為：；時間t=5’（干）+25（濕）+10’（干）；水溫T水=98℃；氧流量O2=800ml/min。要求R□=40~60Ω/□。

（3）柵氧化工藝

將原來在柵區(qū)的一次氧化膜刻去，重新生長一層高質(zhì)量的薄二氧化硅層，作為柵的絕緣介質(zhì)。由前面討論知道，柵下面的SiO2對器件的性能影響是很大的。PMOS工藝。MOS器件的閾值電壓VT，與SiO2層的厚度及其中等效正電荷密度有很大的關(guān)系。為了控制VT的大小，必須嚴(yán)格控制的范圍，。其工藝條件為：氧流量；氧化水溫=98℃；氧化時間（干）+22’（濕氣）+5’（干），并退氮10’。