NMOS工藝條件和步驟及優(yōu)缺點(diǎn)詳解

在MOS電路的發(fā)展過(guò)程中，發(fā)展最早、最快的是PMOS集成電路，PMOS電路的生產(chǎn)基本上是硅平面工藝，通常稱為MOS常規(guī)工藝，它具有工藝簡(jiǎn)單，設(shè)備不復(fù)雜、易于控制等優(yōu)點(diǎn)。但PMOS電路存在著速度太低的突出缺點(diǎn)，對(duì)發(fā)展速度高、性能好的MOS 大規(guī)模集成電路帶來(lái)很大困難。PMOS工藝。為了提高電路速度和性能，科學(xué)家們對(duì)MOS 工藝進(jìn)行了一系列的革新。采用了一些新材料和工藝。例如采用具有高遷移率的半導(dǎo)體材料，發(fā)展了NMOS和GaAsNOS集成電路；為了減小柵源、柵漏電容，發(fā)展了柵自對(duì)準(zhǔn)MOS工藝；在絕緣柵介質(zhì)方面，采用了較之SiO2，性能更佳的Si3N4、Al2O3，等絕緣薄膜；器件的柵電極除了用大家熟知的鋁柵以外，又發(fā)展了硅粗、鋁柵；在源、漏的形成及調(diào)節(jié)器件閾值電壓大小、正負(fù)等方面，采用了離子注入技術(shù)。PMOS工藝。這樣就使MOS集成電路工藝大大超出了硅平面工藝的范圍，顯示了MOS工藝的新特點(diǎn)。本章主要介紹NNOS:CMOS工藝及這些工藝中采用的一些新工藝和新技術(shù)。

一、NMOS工藝

N溝道工藝是MOS電路較早就選擇工藝，因?yàn)槔碚撋想娮舆w移率大得多，可以制成大跨導(dǎo)的MOS器件。NMOS工藝。但由于Si-SiO2界面處存在正電荷，往往容易造成N溝道耗盡型，而要制成N溝道增強(qiáng)型卻比較困難。因此，早期的發(fā)展速度不如PMOS電路，但終因它有突出的優(yōu)點(diǎn)，隨著MOS技術(shù)的發(fā)展，目前速度較高的大規(guī)模 MOS集成電路中，NMOS已占重要的地位。

1、NMOS的優(yōu)點(diǎn)

NMOS電路的優(yōu)點(diǎn)很多，大致可歸納以下三點(diǎn)：

（1）開(kāi)關(guān)速度高

MOS集成電路的開(kāi)關(guān)速度，與器件充放電等效時(shí)間常數(shù)有關(guān)。若小，電路的速度就快，從第二章倒相器開(kāi)關(guān)響應(yīng)的討論中知道；

其中。因?yàn)殡娮拥倪w移率約為空穴遷移率的三倍，若其它參數(shù)相同，則應(yīng)為的三倍，所以是的1/3，可見(jiàn)N溝道MOS器件對(duì)電容的充放電速度比P溝道MOS器件快，所以電路的開(kāi)溝道MOS器件快，所以電路的開(kāi)關(guān)速度高。

（2）閥值電壓低

由于SiO2中存在著正電荷，容易產(chǎn)生N溝道耗盡型，但可采取一定措施，使VT從負(fù)值向正值方向移動(dòng)，以獲得較小的正VT值。NMOS工藝。所以N溝道增強(qiáng)型器件的閾值電壓必然是比較低的，從而可以在低電源下工作，一方面可以降低功耗，另一方面可直接與雙極型TTL電路兼容。

（3）有利提高集成度

由于電子遷移率高于空穴遷移率，若取，則性能相同的電路，N溝道器件可獲得較小的設(shè)計(jì)尺寸，從而使電路有較高的集成度，有利降低成本。

2、N溝道增強(qiáng)型器件的獲得方法

要制造N溝道增強(qiáng)型器件，必須創(chuàng)造一定條件，采用一定的方法來(lái)控制閾值電壓。NMOS工藝。下面討論實(shí)現(xiàn)N溝道增強(qiáng)型器件的條件與方法。

（1）用高濃度襯底制作N溝道器件

前面討論知道，要實(shí)現(xiàn)N溝道增強(qiáng)型器件，必須滿足：

經(jīng)過(guò)移項(xiàng)，得到：

（6-1）

這是實(shí)現(xiàn)N溝道增強(qiáng)型器件的襯底摻雜電荷的下限。

為了獲得最低的表面態(tài)密度，我們采用〈100〉方向的P型Si單晶，控制在。

對(duì)于典型摻雜濃度，可以估算出功函數(shù)差與強(qiáng)反型表面勢(shì)之和為。

若

將上述數(shù)據(jù)代入（6-1）式，得：

根據(jù)，可算得：

，材料的電阻率必須小于4Ω·cm。

如果要得到閾值電壓的增強(qiáng)型器件，可根據(jù)VT表達(dá)式，算出：

可見(jiàn)，要實(shí)現(xiàn)N溝道增強(qiáng)型器件，采用高濃度的P型襯底是一個(gè)可行的方法。NMOS工藝。然而要使，取，即的P型Si，這樣高濃度的襯底材料，所對(duì)應(yīng)的柵調(diào)制擊穿電壓只有10V，是比較低的。

（2）襯底偏置法

從第一章中知道，當(dāng)源極與襯底之間加偏置電壓以后，可以使MOS器件產(chǎn)生一個(gè)附加閾值電壓。NMOS工藝。由附加閾值電壓表達(dá)式知道，影響有三個(gè)因素，即，和。因此，只要加一個(gè)較大的，就可使，并且還可以適當(dāng)降低和，以提高和速度。

圖6-2表明N溝道器件有效和背面柵偏壓的關(guān)系。

曲線（A）表示襯底的摻雜濃度（合理的耐壓）、（時(shí)的起始值）的情況。

曲線（B）表示，其余條件與（A）相同。

曲線（A’）為預(yù)先加（其余條件與（A）相同），時(shí)的情況。實(shí)際是把曲線（A）向左平移1V，即得到（A’）。

如果起始的N溝道器件，施加的偏壓，有效的可達(dá)5V?？梢?jiàn)施加對(duì)控制N溝道有明顯的作用。NMOS工藝。在實(shí)際電路中，為了獲得一個(gè)合理的，需要施加一個(gè)額外的電源，因此使用不如單一電源的方便。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機(jī)：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1

請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)

請(qǐng)“關(guān)注”官方微信公眾號(hào):提供  MOS管  技術(shù)幫助