分析MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程實(shí)例

首先一般地?cái)⑹鲆粋€(gè)硅柵NMOS工藝的典型工藝流程以介紹基本制造工藝的主要特點(diǎn)。這一工藝能同時(shí)形成增強(qiáng)型和耗盡型(E／D)MOSFETs。這是一種復(fù)雜的工藝，其中包括許多道期待著要進(jìn)行的工序，因此，有時(shí)可能并不清楚為什么要做某件事。MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程。如果瀆者有耐心，在讀到工藝流程的末尾時(shí)，他或她可把整個(gè)工藝流程圖合在一起，于是每一道工序就有意義了。

圖10.5近似按比例的說(shuō)明了NMOS結(jié)構(gòu)的基本特點(diǎn)，這一結(jié)構(gòu)通過(guò)制造工藝流程來(lái)完成。圖中不僅畫(huà)出了晶體管，而且還畫(huà)出了集成電路中晶體管周?chē)牡湫颓闆r。為了理解制造晶體管時(shí)本身受到的約束，為了了解器件外部寄生電阻和寄生電容的來(lái)源，為了理解在一個(gè)硅片上制造一個(gè)完整的電路的工藝技術(shù)，這樣做是很重要的。圖中表示的是一個(gè)NMOS晶體管的剖面和二條用多晶硅和曠硅層制造的獨(dú)立的“布線”(走線)。除導(dǎo)線(布線)外，這些導(dǎo)電的通道是用AI(金屬)膜制作的，后面將要說(shuō)明，它們提供了MOSFETs與其它電路元件(如電阻、電容等)之間所需的互連以制成所需要的電路。為了在這方面更清楚些，后面要討論的鋁線和它的一些有關(guān)的特征現(xiàn)在先略去。晶體管(圖10.5中只畫(huà)出一個(gè))和n⁺硅導(dǎo)線制作在壕溝工區(qū)，這些區(qū)域由一層稱作場(chǎng)氧化層或厚氧化層的厚SiO₂膜隔開(kāi)。此外，在場(chǎng)氧化層下面，有一層稱為“阻斷溝道”的p型層，用它來(lái)阻斷在相鄰的n⁺擴(kuò)散區(qū)之間形成的寄生導(dǎo)電通道(如寄生的反型層)。MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程。參看圖10.5，可以看到NMOS晶體管的溝道寬度由環(huán)繞晶體管周?chē)膱?chǎng)氧化層形成的壕溝區(qū)的寬度來(lái)決定，因此，為確定溝道寬度，形成柵的多晶硅不一定非要終止于溝道的終端，當(dāng)多晶硅在壕溝區(qū)邊緣覆蓋到厚氧化層表面上時(shí)，它就不能再控制硅的表面了。

為了較好的說(shuō)明NMOS的制造工藝流程，現(xiàn)在描述一個(gè)簡(jiǎn)單增強(qiáng)/耗盡型晶體管倒相器子電路的剖面的演變過(guò)程，它的拓補(bǔ)圖示于圖10.6相應(yīng)掩膜版的頂視圖將在適當(dāng)?shù)氐胤接枰员硎?。掩膜圖形與面體邊界相一致，并且經(jīng)常假定多面體內(nèi)部是充滿的，即該多面體是不透明，因此，多面體是它確定的圖形的正像。MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程。當(dāng)然，相對(duì)于原因來(lái)說(shuō)，印在光掩膜版上的圖形的極性是正的或負(fù)的，決定于制造工藝中所使用的特定光刻膠的要求，但是，在這方面不需要說(shuō)得那么詳細(xì)。

這里描述的NMOS工所用的原材料是電阻率為20到60Ω.cm的p型硅片（NA=6*102到2*102μm-3）。首先，如前所述，通過(guò)直接氧化在硅片表面均勻生長(zhǎng)一層厚度在0.05μm范圍內(nèi)的氧化膜（SiO₂），然后用化學(xué)汽相淀積（CVD）方法在SiO₂表面形成一層厚度約0.1μm的氮化硅（Si3N4）層，所謂“消除應(yīng)變”的SiO2層用來(lái)防止在后續(xù)工藝流程中由于Si和Si3N4熱膨脹系數(shù)的不同而造成的硅片損傷。接得，用掩膜版1形成如圖10.7所示的Si3N4圖形，稱為壕溝掩膜版。形成圖形后留下的Si3N4膜確定了制造器件n⁺導(dǎo)線所需的區(qū)域，即壕溝區(qū)域。用來(lái)形成Si3N4圖形的光刻膠也用作離子注入的掩膜版，將硼離子注入到電路中的場(chǎng)區(qū)以形成如上面討論的阻斷溝道的p區(qū)。這道工序的典型注入?yún)?shù)是離子劑量為105μm-2、能量約40keV。圖10.7b表示了上述工序的最后結(jié)果。MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程。然后，將光刻膠去除，進(jìn)行場(chǎng)氧化。這道工序是在硅片上沒(méi)有被Si3N4覆蓋的區(qū)域有選擇地生長(zhǎng)約1μm厚的氧化膜，這樣，形成了場(chǎng)氧化區(qū)。注意到這道工序得出了自對(duì)準(zhǔn)的場(chǎng)氧化區(qū)和阻斷溝道的p區(qū)。這一有選擇的或“局部”最化工藝是熟知的硅的局部氧化長(zhǎng)術(shù)(LOCOS)。然后把遮斷氧化層的Si3N4和消除應(yīng)變的氧化膜剝離掉，把壕溝區(qū)域的裸硅暴露出來(lái)，通過(guò)硅的氧化使這些區(qū)域生長(zhǎng)一層厚度約0.04／μm或更小些的柵氧化膜。通過(guò)柵氧化膜，進(jìn)行一次新的硼離子注入(典型值為103～104μm-2，50～l100keV)以增大增強(qiáng)型MOSFETs的閾值電壓到控制好的值，圖10.8為這一流程完了之后硅片的剖面圖。注意，因?yàn)榕痣x子的能量不足以穿透厚的場(chǎng)氧化膜，因而，對(duì)整個(gè)場(chǎng)氧化區(qū)來(lái)說(shuō)，所有注入的硼堆積在厚氧化膜中；也有一小部分硼離子保留在柵氧化膜中。MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程。然而， 由于在注入過(guò)程中，這些正離子很快的與來(lái)自導(dǎo)電襯底的電子中和，所以氧化膜中的這些(正)離子并不帶電。

下一步是確定耗盡型MOSFETs，如圖10.9所示。常稱作耗盡掩膜版的掩膜版2用來(lái)形成光刻膠的圖形，這個(gè)圖形覆蓋了除了將成為耗盡型晶體管的溝道區(qū)以外的所有區(qū)域，然后進(jìn)行砷離子或磷離子的注入，將最后要成為耗盡型晶體管的溝道區(qū)域有選擇性的摻入施主雜質(zhì)，調(diào)節(jié)注入劑最使它能過(guò)補(bǔ)償前面注入的硼離子，使硅表面區(qū)域成為n型區(qū)。這樣，對(duì)耗盡型晶體管來(lái)說(shuō)，產(chǎn)生一個(gè)負(fù)的閾值電壓，典型摻雜劑是砷時(shí)，注入?yún)?shù)是：劑量104μm-2，能量100keV。

在制造過(guò)程中的這一步時(shí)，整個(gè)硅片或是被薄氧化層(柵)或是被厚氧化層(場(chǎng))覆蓋著，阻斷溝道摻雜和增強(qiáng)型及耗盡型MOSFETs的溝道摻雜已經(jīng)確定下來(lái)。在某些工藝中，下一道工序是淀積和確定柵區(qū)的多晶硅層。但是，這兒所描述的工藝，使用了所謂“隱埋接觸”，即多晶硅層和n⁺硅擴(kuò)散層之間(仍需確定的)直接接觸，這些接觸區(qū)域必須被確定下來(lái)。這要由另一步光刻工序來(lái)完成，如圖10.10所示。圖中給出的是截面的不同的位置。MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程。常稱作多晶接觸掩膜版的掩膜版3用來(lái)確定接觸區(qū)光刻膠的圖形，該圖形覆蓋著除接觸區(qū)以外的所有區(qū)域，接觸區(qū)的柵氧化膜被腐蝕掉，將底下的硅表面暴露出來(lái)。如不需要隱埋接觸工藝時(shí)，這塊掩膜版可以省略。

下一道工序是在整個(gè)片子上用CVD方法生長(zhǎng)一層多晶硅，其典型厚度約0.4μm。通常，接著通過(guò)摻磷把該層形成n⁺層，然后用常稱為多晶硅掩膜版的掩膜版4來(lái)確定多晶硅圖形。這時(shí)，通過(guò)把高劑量的砷離子注入硅片以形成晶體管的源-漏區(qū)和n⁺硅互連區(qū)，如圖10.11所示。注意，這道工序不需要附加的掩膜版，因?yàn)榇_定下來(lái)的多晶硅柵掩蔽了晶體管的溝道防止砷注入，厚氧化層掩蔽了場(chǎng)區(qū)防止砷注入。這是這道工序特殊優(yōu)美的特點(diǎn)，因?yàn)樗墒乖磪^(qū)和漏區(qū)自行與柵區(qū)對(duì)準(zhǔn)，從而可減少寄生重迭電容。這一工藝是熟知的自對(duì)準(zhǔn)工藝。在多晶硅與硅直接接觸的多晶接觸區(qū)中，在多晶硅摻雜過(guò)程中，發(fā)生一些磷的反擴(kuò)散。在多晶硅圖形確定之后，摻磷的n⁺區(qū)有一部分暴露出來(lái)并且同樣也受到高劑量的砷注入，這樣，就與正常n⁺層(只有砷)達(dá)到了電的互連，如圖10.11a所示。這樣，在多晶接觸區(qū)就達(dá)到了多晶硅與n⁺擴(kuò)散區(qū)的直接接觸。

現(xiàn)在完成了所有摻雜注入的工序，然后，淀積一層厚約1μm的CVD SiO2。這一層特別要重?fù)搅?重量為2～10%)，因此，稱它為磷硅玻璃或PSG。這一層PSG把擴(kuò)散區(qū)和多晶硅區(qū)域與將要淀積的金屬絕緣起來(lái)。用稱作接觸掩膜版的掩膜版5在CVD SiO2上開(kāi)出接觸窗口(或通道)，通過(guò)它，以后把金屬層與擴(kuò)散區(qū)或多晶硅連接起來(lái)。將引線孔腐蝕出來(lái)，然后在高溫下(約1000℃)使PSG流動(dòng)以減少引線孔壁的陡峭程度并使多晶硅邊緣的臺(tái)階平滑些。由于PSG有磷，所以這一流動(dòng)過(guò)程是很容易的，它能改善由金屬層造成的臺(tái)階覆蓋(見(jiàn)后面)。MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程。因?yàn)檫@一流動(dòng)過(guò)程在高溫下進(jìn)行，通常也用來(lái)使n⁺注入層和其它摻雜層的雜質(zhì)向襯底擴(kuò)散，并擴(kuò)散到它們所合適的深度。這道工序完成后的最終的結(jié)構(gòu)如圖10.12a，c所示。注意，在多晶接觸區(qū)，多晶硅下面的n層比較深，這是由于磷從多晶硅向硅中反擴(kuò)散以及與砷相比磷的擴(kuò)散系數(shù)較高造成的。

按工藝順序，在這里簡(jiǎn)述一下關(guān)于臺(tái)階覆蓋。圖10.13a為PSG“已腐蝕”過(guò)的引線孔的剖面圖，在它上面覆蓋了一層厚度等于PSG的金屬層。可以看到，存在一個(gè)厚度遠(yuǎn)比平面區(qū)域要小的金屬的“細(xì)頸”。在不流動(dòng)的PSG下面，  由多晶硅導(dǎo)體引起的臺(tái)階處也存在同樣的情況。在臺(tái)階很陡峭的極端情況下，淀積金屬時(shí)，在細(xì)頸區(qū)會(huì)出現(xiàn)裂縫，從而使接觸斷開(kāi)。即使那里沒(méi)有斷裂，當(dāng)電路工作時(shí)，細(xì)頸區(qū)電流密度增大，通過(guò)稱作電遷移的過(guò)程，金屬可能會(huì)斷裂。MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程。電遷移過(guò)程是金屬原子沿著電子流動(dòng)的方向運(yùn)動(dòng)的過(guò)程，遷移的速率強(qiáng)烈地依賴于電流密度和工作溫度。把電流密度保持在低于一定的水平，可以防止電遷移引起的斷裂(也見(jiàn)5.8節(jié))。PSG的流動(dòng)，增大了金屬層的最小厚度，有助于在接觸處防止這種形式的斷裂。如圖10.13b所示。

下一道工序是在整個(gè)硅片上淀積—層鋁膜，用稱作金屬掩膜版的掩膜版6來(lái)刻蝕圖形，如圖10.14所示。接著，把AI-Si接觸進(jìn)行合金，即把硅片置于約400℃溫度下，使AI與Si混合起來(lái)形成良好的歐姆接觸?，F(xiàn)在，這一集成電路完全能工作了。但是，為了防止周?chē)h(huán)境的影響，需將電路保護(hù)起來(lái)，通常用CVD SiO2或SiN4作為鈍化層覆蓋在硅片表面。經(jīng)過(guò)這道工序后，所有掩膜版詳細(xì)的重迭情況和整個(gè)電路的垂直剖面圖示于圖10.15。圖中也表示出了對(duì)應(yīng)于電路的拓?fù)鋱D10.6中的各種電路元件所在的位置。

用稱作鍵合觸點(diǎn)掩膜版的掩膜版7對(duì)鈍化層刻蝕圖形，將電引線連接到已完成的電路上，這個(gè)圖形示于圖10.16。這一過(guò)程包括把電路中將要連接引線處的鈍化膜腐蝕掉，把該處的鋁暴露出來(lái)。通常稱這些鋁區(qū)為鍵合點(diǎn)，它仍位于電路的周?chē)Ｋ鼈兊牡湫统叽缂s為100X100μm，相距50～100μm。用常稱作引線鍵合的工藝，通過(guò)鍵合點(diǎn)把集成電路(它們被劃成芯片以后)和管殼連接起來(lái)。這道工序是把管芯上的鍵合點(diǎn)與管殼上的接線端之間用細(xì)引線連接起來(lái)。MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程。特別在研制階段，電路內(nèi)部的探測(cè)常常是必要的，因而可以在電路中有重要意義的節(jié)點(diǎn)處，制作一個(gè)附加的較小的探測(cè)點(diǎn)。這樣的一個(gè)探測(cè)點(diǎn)示于圖10.16；它的典型尺寸是25*25μm。當(dāng)然，希望這些探測(cè)點(diǎn)越小越好，這樣，當(dāng)它們不用作探測(cè)時(shí)，它們不會(huì)明顯地成為那些連接著過(guò)量電容的電路節(jié)點(diǎn)的負(fù)載。

如4.10節(jié)所述，當(dāng)柵絕緣層內(nèi)電場(chǎng)過(guò)大時(shí)，由于擊穿引起整個(gè)絕緣層永久性的短路。為了防止外部的電荷積累起來(lái)引起這一現(xiàn)象，用一保護(hù)電路[所謂靜電放電(ESD)電路]連接到接觸點(diǎn)，這些接觸點(diǎn)與晶體管柵極相連。一般，它們是由電阻和低擊穿電壓的器件組成的，這些低擊穿電壓的器件如反向偏置的p-n結(jié)或與零電勢(shì)相連的短溝道晶體管。MOS晶體管增強(qiáng)／耗盡型NMOS工藝流程。因?yàn)檫@種器件的擊穿是非破壞性的；它們正常時(shí)保持開(kāi)路，只有當(dāng)在輸入端出現(xiàn)充電而造成的高電壓時(shí)才是閉路的，這種瞬時(shí)的閉路放電不會(huì)損害它所連接的節(jié)點(diǎn)。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機(jī)：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)車(chē)公廟天安數(shù)碼城天吉大廈CD座5C1

請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)

請(qǐng)“關(guān)注”官方微信公眾號(hào):提供  MOS管  技術(shù)幫助